[컴퓨터 구조론] 논리 회로와 컴퓨터 구조

논리 회로와 컴퓨터 구조

 

논리 회로 (Logic Gate)

  : 부울 대수를 물리적 장치에 구현한 것. 하나 이상의 논리적 입력값에 대하여 논리적 출력값을 얻는 전자 회로.

 

  부울 대수 (Boolean Algebra)

    : 참과 거짓을 1과 0에 대응시켜 명제와 명제 간의 관계를 수학적으로 표현하는 방법.

    : AND는 곱 연산, OR는 합 연산, NOT은 Bar를 씌워주는 것으로 나타낼 수 있다.

    : 교환법칙, 결합법칙, 분배법칙이 성립한다.

 

Boolean Algebra Simplification Table

  게이트 (Gate)

    : AND, NOT, OR, XOR등 기본이 되는 논리 연산을 수행하도록 하는 게이트.

 

Gate의 종류

  응용 회로

    1. 가산기 (Adder) : 덧셈을 하도록 하는 논리 회로.

      - 반가산기 (Half Adder) : 두 bit를 더하는 가산기. Sum값과 Carry값을 얻어낼 수 있다.

반가산기 (Half Adder)

 

      - 전가산기 (Full Adder) : 두 개의 반가산기와 OR게이트의 조합을 만듦. Carry에 따른 계산도 수행할 수 있다.

전가산기 (Full Adder)

 

    2. 오실레이터 (Oscillator)

      : 반복적으로 주기적인 신호(Clock)를 발생시키는 장치. 논리 상태 0과 1을 주기적으로 나타냄.

         (Clock 제공이라는 표현은 생성된 방형파 신호(Clock)를 MCU(Micro Control Unit)에 전달함을 의미)

      : 신호의 동기화 처리를 위해 사용.

오실레이터 (Oscillator)

    3. 플립 플롭 (Flip-Flop) : 1 bit를 저장할 수 있도록 하는 논리 메모리 회로.

      - RS Flip-Flop : Set과 Reset으로 이루어진 플립 플롭.

 

      - D Flip-Flop : Set과 Reset에 둘 다 1이 들어가는 것을 막기 위해 RS Flip-Flop을 개량한 회로.

        : 사진을 보면 중간에 E라는 입력 단자가 있는데, 이는 오실레이터와 연결된 것

        : Clock이 전송되었을 때 회로 연산을 수행하도록 하기 위함. (연산 동기화)

        : 이렇게 오실레이터 신호(Hold that bit)와 연결된 플립 플롭을 Level-Triggered Flip-Flop이라고 함.

      

    4. 멀티플렉서 (Multiplexer, Data Selector)

      : 여러 입력 중 하나를 선택하는 장치. 데이터를 입력시켜 줄 플립 플롭과 주소를 확인할 스위치로 구성됨.

8 to 1 Multiplexer (=8 to 1 Selector)

 

    5. 디코더 (Decoder)

      : 적은 수의 입력으로 많은 수를 표현하는 장치. n bit의 데이터 입력을 2ⁿ개로 출력.

3 to 8 Decoder

 

사진 출처 : 위키피디아, ResearchGate